High-speed FPGA 10's complement adders-subtractors

Description: This paper first presents a study on the classical BCD adders from which a carry-chain type adder is redesigned to fit within the Xilinx FPGA's platforms. Some new concepts are presented to compute the P and G functions for carry-chain optimization purposes. Several alternative designs are presented...
Language(s): Inglés
Subject(s): Informática , Telecomunicaciones
Publisher(s): Hindawi Publishing Corporation
Contributor(s): UAM. Departamento de Tecnología Electrónica y de las Comunicaciones , Computación y Redes de Altas Prestaciones (ING EPS-004)
Source(s):
Publication Date(s): 2010-11-22
Type(s): Artículo científico antes de ser publicado, versión del editor (article)
Rights(s): info:eu-repo/semantics/openAccess , Reconocimiento , openAccess
Relation(s): International Journal of Reconfigurable Computing , http://dx.doi.org/10.1155/2010/219764
Estadísticas: Ocultar/Mostrar estadísticas
Uso de cookies: Este sitio web utiliza cookies propias y de terceros para dar un mejor servicio. Si continúa navegando se considera que acepta su uso. OKMás información